병렬판 커패시터 구조, 작동 원리 및 공식

카탈로그

병렬판 커패시터의 구조

병렬판 커패시터는 서로 평행하게 배치된 두 개의 전도성 판으로 구성됩니다. 이 판들은 일반적으로 알루미늄, 구리 또는 금속으로 코팅된 종이와 같은 전도성 금속으로 만들어집니다. 이들은 서로 가까이 배치되지만 접촉하지 않으며, 그 사이에는 작은 틈이 있습니다.

판 사이의 공간은 유전체라고 불리는 절연 재료로 채워집니다. 일반적인 유전체 재료로는 공기, 종이, 플라스틱 필름, 세라믹, 운모 및 유리가 있습니다. 유전체는 판들을 분리하고, 직접 전기 접촉을 방지하며, 커패시터의 전압 정격 및 정전 용량 값을 정의하는 데 도움을 줍니다.

외부 단자 또는 리드는 두 판에 연결되어 커패시터가 회로에 연결될 수 있습니다. 실제 설계에서는 판과 유전체가 평면 시트, 적층 구조 또는 롤 형 구조로 배열되어 공간을 절약하면서도 기본 구조를 유지할 수 있습니다.

병렬판 커패시터 충전 회로

병렬판 커패시터의 충전 회로는 커패시터가 스위치 K를 통해 DC 전압원 E에 연결되어 있는 것으로 구성됩니다. 두 개의 커패시터 판(A와 B로 레이블 지정됨)은 배터리의 반대 단자에 연결되어 있습니다. 전압원은 판에 전하를 이동시키는 데 필요한 에너지를 제공하며, 스위치는 충전 프로세스가 시작되는 시점을 제어합니다.

스위치 K가 닫히면 전자가 배터리의 음극에서 외부 회로를 통해 하나의 커패시터 판으로 흐릅니다. 동시에, 반대 판에서 전자가 제거되어 배터리의 양극으로 끌려갑니다. 그 결과로 판 A는 양전하를 띠고 판 B는 음전하를 띱니다. 판 사이의 유전체가 절연체이기 때문에 전하는 커패시터를 통해 직접 흐를 수 없습니다.

판에 전하가 축적되면, 커패시터에 전압 차 V₀가 형성됩니다. 이 전압은 더 많은 전하가 저장될수록 서서히 증가합니다. 충전 전류는 처음에 최대값에 이르렀다가 커패시터 전압이 배터리 전압에 접근함에 따라 감소합니다.

충전 과정은 커패시터의 전압이 공급 전압 E와 같아질 때까지 계속됩니다. 이 시점에서 커패시터는 완전히 충전되며, DC 회로에서 전류의 흐름이 멈춥니다.

평행판 커패시터의 작동 원리

평행판 커패시터는 두 개의 도전성 판 사이에 전하를 분리함으로써 작동합니다. 전압이 가해지면 한 판이 양의 전하를 띠고 다른 판이 음의 전하를 띱니다. 이들 반대 전하는 유전체 물질을 사이에 두고 서로 마주보고 있습니다.

분리된 전하들은 판 사이의 공간에 전기장을 만듭니다. 유전체가 절연체이기 때문에 전하들이 한 판에서 다른 판으로 직접 이동하는 것을 방지합니다. 대신, 에너지는 판 사이에 형성된 전기장에 저장됩니다.

저장된 전하가 증가함에 따라 커패시터의 전압도 증가합니다. 커패시터는 전압이 적용된 전압과 일치할 때까지 에너지를 저장하며, 그 후에는 방전 경로에 연결되기 전까지 충전 상태를 유지합니다.

평행판 커패시터 공식

평행판 커패시터의 정전 용량은 물리적 구조에 따라 달라집니다. 구체적으로, 전도성 판의 면적, 판 사이의 거리 및 그 사이에 배치된 유전체 물질에 의해 결정됩니다. 이러한 요소들은 특정한 외부 전압에 대해 커패시터가 저장할 수 있는 전하의 양을 결정합니다.

정전 용량은 다음 공식을 사용하여 계산됩니다:

여기서:

C = 정전 용량 (F)

ε = 유전체 물질의 유전율 (F/m)

A = 하나의 판의 유효 면적 (m²)

d = 판 사이의 거리 (m)

이 공식은 판 면적이 커질수록 전하가 판 표면에 더 많이 저장될 수 있기 때문에 정전 용량이 증가함을 보여줍니다. 또한, 유전율이 높은 유전체를 사용할 경우, 유전체가 커패시터의 전기 에너지를 저장하는 능력을 강화하므로 정전 용량도 증가합니다. 반대로, 판 사이의 거리를 증가시키면 전기장이 덜 집중되므로 정전 용량이 감소합니다.

판 사이에 공기 또는 진공이 있는 경우, 유전율은 자유 공간의 유전율 (ε₀)과 같습니다. 다른 유전 물질을 사용할 경우 유전율은 ε = εᵣε₀가 되며, 여기서 εᵣ는 그 물질의 상대 유전율 (유전 상수)입니다. 이것이 바로 다양한 유전체 물질이 최종 정전 용량 값에 중대한 영향을 미치는 이유입니다.

평행판 커패시터 유도

평행판 커패시터 공식의 유도는 그림에 나타난 구조로부터 시작됩니다. 커패시터는 면적 A를 가진 두 개의 큰 도전성 판으로 구성되며, 작은 거리 d로 분리되어 있습니다. 유전율 ε를 가진 유전체 물질이 판 사이의 공간을 채웁니다. 한 판은 양전하 +Q를 가지고 있으며, 다른 판은 동일한 크기의 음전하 -Q를 가지고 있습니다. 판의 간격이 판의 크기보다 훨씬 작기 때문에, 판 사이의 전기장은 균일한 것으로 간주할 수 있습니다.

첫 번째 단계는 판의 표면 전하 밀도를 결정하는 것입니다. 표면 전하 밀도는 판 면적에 분포된 전하로 정의됩니다:

여기서 σ는 표면 전하 밀도, Q는 판의 전하, A는 판의 면적입니다.

두 개의 반대 전하를 가진 평행판에서, 각 판이 생성한 전기장은 판 사이의_region에서 결합됩니다. 판 사이에서 발생하는 전기장은 다음과 같습니다:

표면 전하 밀도에 대한 표현을 대입하면:

이 방정식은 저장된 전하가 증가할수록 전기장이 증가하고, 판 면적이 커질수록 감소함을 보여줍니다.

판 사이의 전위 차이는 전기장에 의해 곱해진 간격 거리 d와 같습니다:

V=Ed

전기장 표현을 대입하면:

정전 용량은 저장된 전하와 커패시터 전압 차이의 비율로 정의됩니다:

V를 이전 결과로 대체하면:

간단하게 정리하면 평행판 커패시터의 정전 용량은 다음과 같습니다:

이 최종 방정식은 정전 용량이 판 면적과 유전율에 정비례하고, 판 사이의 거리에는 반비례함을 보여줍니다. 따라서, 더 큰 판, 더 높은 유전율의 유전체 또는 더 작은 판 간격은 더 큰 정전 용량 값을 초래합니다.

풀린 예제 계산

예제 1

평행판 커패시터는 상대 유전율 k = 3.5인 유전체를 사용합니다. 판 면적은 0.08 m²이고, 판 사이의 거리는 0.002 m입니다. 정전 용량을 계산하십시오.

해답:

주어진 사항:

- 면적, A = 0.08 m²

- 거리, d = 0.002 m

- 상대 유전율, k = 3.5

- 자유 공간의 유전율, ε₀ = 8.854 × 10⁻¹² F/m

캐패시턴스 공식은:

값을 대입합니다:

답변: 캐패시턴스는 1.24 nF입니다.

예제 2

평행판 캐패시터의 캐패시턴스는 500 pF입니다. 판은 0.0015 m 떨어져 있으며, 공기를 유전체로 사용합니다 (k = 1). 필요한 판 면적을 계산합니다.

솔루션:

주어진 사항:

- 캐패시턴스, C = 500 pF = 500 × 10⁻¹² F

- 거리, d = 0.0015 m

- 상대 유전율, k = 1

- 자유 공간의 유전율, ε₀ = 8.854 × 10⁻¹² F/m

캐패시턴스 공식을 재배열합니다:

값을 대입합니다:

답변: 필요한 판 면적은 0.0847 m²입니다.

평행판 캐패시터의 실제 응용

• 전자 회로에서의 에너지 저장 - 평행판 캐패시터는 전기 에너지를 저장하고 필요할 때 방출합니다. 전원 공급 장치, 타이밍 회로 및 펄스 생성 응용 프로그램에 일반적으로 사용됩니다.

• 신호 결합 및 필터링 - 이 캐패시터는 DC 신호를 차단하면서 AC 신호가 통과하도록 돕습니다. 신호 품질을 개선하기 위해 증폭기, 필터 및 통신 회로에서 널리 사용됩니다.

• 무선 주파수 및 조율 회로 - 평행판 캐패시터는 발진기, 공진 회로 및 무선 주파수 장비에 사용됩니다. 이들의 캐패시턴스는 동작 주파수와 조율 특성을 결정하는 데 도움을 줍니다.

• 캐패시티브 센서 - 판 간격 또는 유전체 특성의 변화는 캐패시턴스의 변화를 초래합니다. 이 원리는 접근 센서, 변위 센서, 압력 센서 및 터치 감지 장치에서 사용됩니다.

• 터치스크린 기술 - 캐패시티브 터치스크린은 손가락이 화면에 접근하거나 터치할 때 캐패시턴스의 변화를 감지하여 스마트폰, 태블릿 및 제어판에서 정확한 터치 입력을 가능하게 합니다.

• 측정 및 테스트 장비 - 평행판 캐패시터는 전기적 특성을 측정하고 정전기적 행동을 연구하기 위한 실험실 기기 및 테스트 장비에서 사용됩니다.

• 교육 및 연구 응용 프로그램 - 이들의 간단한 설계는 물리학 및 공학 실험실에서 캐패시턴스, 전기장, 유전체 재료 및 전하 저장을 시연하는 데 유용합니다.

자주 묻는 질문 [FAQ]

1. 캐패시터 판 사이의 거리를 줄이면 왜 캐패시턴스가 증가하나요?

판 간격을 줄이면 판 사이의 전기장이 강화되어 캐패시터가 동일한 전압에서 더 많은 전하를 저장할 수 있습니다. 이는 캐패시턴스를 직접적으로 증가시킵니다.

2. 평행판 캐패시터의 유전체 재료가 고장나면 어떻게 되나요?

유전체가 파괴되면 전류가 판 사이로 직접 흐를 수 있어 과열, 저장된 에너지 손실 및 캐패시터 손상의 가능성이 있습니다.

3. 판 사이에 공기를 두는 대신 유전체 재료를 사용하는 이유는 무엇인가요?

많은 유전체 재료는 공기보다 높은 유전율을 가지고 있어 캐패시턴스를 증가시키고 동일한 물리적 크기에서 더 많은 에너지를 저장할 수 있게 합니다.

4. 평행판 캐패시터는 무한히 에너지를 저장할 수 있나요?

아니요. 실제 캐패시터는 누설 전류, 유전체 불완전성 및 외부 회로 조건으로 인해 저장된 전하를 점차적으로 잃습니다.

5. 캐패시터가 충전될수록 충전 전류가 감소하는 이유는 무엇인가요?

판에 전하가 축적되면 캐패시터의 전압이 상승하고 공급 전압에 반대 방향으로 작용합니다. 이는 충전 전류를 감소시켜 결국 0에 도달합니다.